Proces 10nm od společnosti Intel: je to víc než jen škálování čipů

V řadě prezentací včera uvedl Intel mnohem více podrobností o svém nadcházejícím 10nm procesu výroby pokročilých procesorů, zveřejnil nový 22nm FinFET proces navržený pro zařízení s nižším výkonem a nižšími náklady, navrhl novou metriku pro porovnávání čipových uzlů a obecně tlačil myšlenka, že „Mooreův zákon je živý a dobrý“. Nejvýraznější pro mě byl nápad, že i když se procesory budou i nadále stávat hustší , bude obtížnost a náklady nových procesních uzlů nutit úplné přemýšlení o tom, jak mají být v budoucnu navrženy čipy.

Mark Bohr, Intel Senior Chlapík a ředitel procesní architektury a integrace, dal Intelu obvyklý názor na to, jak vede v oblasti polovodičů v procesní technologii. Řekl, že Intel má stále asi tříletý náskok před svými konkurenty, přestože slévárny čipů, jako jsou Samsung a TSMC, jsou uprostřed zavádění procesů, které nazývají 10nm procesy, než produkty Intel 10nm vyjdou ke konci roku. Bohr uvedl, že Intel představil většinu hlavních pokroků v tomto odvětví za posledních 15 let, včetně napjatého křemíku, vysoce k kovových bran a tranzistorů FinFET (které Intel původně nazýval Tri-Gate, ačkoli se od té doby vrátil k používání průmyslového standardního názvu).

Bohr uvedl, že čísla uzlů, která používají všichni výrobci, již nejsou smysluplná, a namísto toho požadují nové měření založené na počtu tranzistorů děleným buněčnou oblastí, přičemž NAND buňky počítají 60 procent měření a Scan Flip-Flop Logické buňky počítající 40 procent (aby bylo jasné, odkazuje na NAND flash paměťové buňky, ale spíše na NAND nebo „negativní-AND“ logické brány). Toto vám dává měření v tranzistorech na milimetr čtvereční a Bohr ukázal graf odrážející vylepšení Intelu v takovém měřítku, od 3, 3 milionu tranzistorů / mm2 při 45 nm do 37, 5 milionu tranzistorů / mm2 při 14 nm a přechodu na více než 100 milionů tranzistorů / mm2 při 10 nm.

V posledních několika letech používal Intel jako měřítko výšku rozteče brány, výšku logických buněk, ale Bohr řekl, že to již nezachycuje všechny pokroky, které Intel dosahuje. Řekl, že míra zůstává dobrou relativní metodou srovnání, ale nedal těžké číslo.

Bohr uvedl, že i když se doba mezi uzly prodlužovala - společnost Intel již nemůže zavádět nové uzly každé dva roky - společnost je schopna dosáhnout lepšího než normálního škálování oblastí, které společnost Intel nazývá „ hyper škálování "Ukazoval graf, který prokazoval, že při 14nm i 10nm byl Intel schopen udělat z logické oblasti 37 procent velikosti logické oblasti v předchozím uzlu."

Bohr poznamenal, že ostatní části procesoru - zejména statické obvody s náhodným přístupem a obvody vstupu a výstupu - se nesnižují stejnou rychlostí jako logické tranzistory. Celkově to řekl, že vylepšení škálování umožní Intelu vzít čip, který by vyžadoval 100 mm ² při 45 nm, a vytvořit ekvivalentní čip za pouhých 7, 6 mm ² při 10 nm, za předpokladu, že nedojde ke změně funkcí. (Samozřejmě v reálném světě každá následující generace čip přidává další funkce.)

Stacy Smith, výkonný viceprezident společnosti Intel pro výrobu, provoz a prodej, řekl, že v důsledku toho, i když to trvá déle mezi uzly, další škálování vyústilo ve stejné meziroční zlepšení jako u předchozích dvou let kadence poskytovaná v průběhu času.

Ruth Brain, Intel Chlapík a ředitel technologie pro propojení a integraci, hovořil o existující 14nm technologii společnosti, která začala vyrábět v roce 2014, a uvedl, že je to hustota podobná 10nm produktům, které ostatní začínají dodávat letos.

Vysvětlila, jak tento proces představil “ hyper škálování , “zčásti pomocí účinnější techniky vícenásobného vytváření vzorů k vytvoření jemnějších funkcí než 80nm řádek, které mohou současné ponorné skenery 193nm vytvořit v jednom průchodu. Intel uvedl, že pomocí technologie zvané„ samoosazené dvojité vzorování “ „(SADP) namísto metody Litho-Etch-Litho-Etch, kterou používají jiní výrobci, může získat přesnější a konzistentnější výsledky vedoucí k lepším výnosům a výkonu.

Celkově Brain řekl, že použití hyper škálování výsledkem je 1, 4krát více jednotek za dolar, než by umožnilo tradiční měřítko, a to by mělo za následek zhruba ekvivalent úspor, které by Intel dosáhl, kdyby se průmysl posunul z 300 mm na 450 mm křemíkových destiček (přepínač, který byl široce diskutováno, ale zdá se, že byl prozatím opuštěn).

Jak vysvětlil Kaizad Mistry, firemní viceprezident a spolu-ředitel pro vývoj logických technologií hyper škálování techniky jsou používány v 10nm a poskytovaly více podrobností o 10nm procesu společnosti, který popsal jako „plnou generaci před“ dalších 10nm technologií. Celkově řekl, že 10nm uzel přinese buď 25% zlepšení výkonu při stejném výkonu nebo téměř 50% snížení výkonu při stejném výkonu ve srovnání s 14nm uzlem.

Mistry popsal proces společnosti Intel jako použití rozteče brány 54nm a výšky buňky 272nm, stejně jako rozteč ploutví 34nm a minimální rozteč kovu 36nm. V podstatě řekl, že to znamená, že máte ploutve, které jsou o 25 procent vyšší a o 25 procent těsněji rozloženy než na 14 nm. Zčásti uvedl, že toho bylo dosaženo pomocí „samo-zarovnaného čtyřúhelníkového vzorování“, což přineslo proces, který společnost Intel vyvinula pro 14nmové vícenásobné vzorování, a dále jej rozšiřuje, což zase umožňuje menší funkce. (Ale podotýkám, že to ukazuje na to, že rozteč brány není škálovatelná tak rychle jako v předchozích generacích.)

Dva nové hyper škálování zálohy pomohly také, řekl. První z nich je „kontakt znovu aktivní gate, “což znamená, že místo, kde brána protíná a ploutev vytvořit tranzistor je nyní přímo nad vrcholem místo těsně pod ním. Řekl, že to dalo další 10 procentní měřítko nad stupnicí. Druhá technika, o které Mistry říkala, že byla použita dříve, ale nikoli u tranzistorů FinFET, se nazývá „jedna slepá brána“. V 14nm generaci řekl, že tranzistory Intelu mají plné „figuríny“ na okraji každé logické buňky; v 10nm však Mistryna řekla, že na každé hraně je pouze polovina figuríny. To poskytuje další 20% efektivní měřítko oblasti, řekl.

Společně, Mistry řekl, tyto techniky umožňují 2, 7x zlepšení hustoty tranzistoru a umožňují společnosti produkovat více než 100 milionů tranzistorů na milimetr čtvereční.

Mistryně také dala najevo, že stejně jako u 14nm, prodloužená doba mezi procesovými uzly umožnila společnosti každý rok vylepšit každý uzel. Mologie obecně popisuje plány pro dva další uzly 10nm výroby se zlepšeným výkonem. (Považoval jsem za zajímavé - a trochu znepokojivé -, že ačkoli tyto grafy ukazují, že 10nm uzly jasně vyžadují méně energie než 14nm uzly, naznačují, že první 10nm uzly nenabízejí tolik výkonu jako poslední 14nm.)

Řekl, že proces 10nm ++ přinese o 15 procent lepší výkon při stejném výkonu nebo 30 procent snížení výkonu při stejném výkonu ve srovnání s původním procesem 10nm.

Později byl Murthy Renduchintala, prezident klienta a skupina architektury IoT pro podnikání a systémy, jasnější a uvedl, že hlavní produkty směřují každoročně k lepšímu zlepšení výkonu o více než 15 procent na „každoroční kadenci produktů“.

Bohr se vrátil, aby popsal nový proces s názvem 22 FFL, což znamená zpracování 22nm pomocí FinFET s nízkým únikem. Řekl, že tento proces umožňuje až 100x snížení úniku energie ve srovnání s konvenčními planárními technologie, a bude vyšší hustota než jakýkoli jiný 22nm proces, spolu s možností vyššího výkonu FinFET. Zajímavé je, že design čipu může v jednom čipu použít dva různé druhy tranzistorů; vysoce výkonné tranzistory pro věci, jako je zpracování aplikací a tranzistory s nízkým únikem pro vždy zapojené obvody.

To může být navrženo tak, aby konkurovalo jiným 22nm procesům, jako je 22nm FDX (silikon-on-izolátor) společnosti Global Foundries. Zdá se, že myšlenkou je, že při 22nm se můžete vyhnout dvojímu vzorování a dalším nákladům, které vyžadují přísnější uzly, ale přesto dosáhnete dobrého výkonu.

Renduchintala hovořil o tom, jak má Intel jako výrobce integrovaných zařízení (IDM) - společnost, která je vyvíjí i vyrábí - výhodu Intelu „fúze mezi technologiemi procesů a vývojem produktů“. Společnost si může vybrat z několika typů IP a procesních technik, včetně sběru tranzistorů, které vyhovují každé části jejího návrhu, řekl.

Nejzajímavější mi byla diskuse o tom, jak se návrh procesoru posunul z tradičního monolitického jádra k designu „mix and match“. Myšlenka heterogenních jader není nic nového, ale představa toho, že budou moci postavit různé části procesoru postaveného na raznicích pomocí různých procesů, které jsou všechny spojeny dohromady, by mohla být velká změna.

To je umožněno vestavěným mostem pro více propojek (EMIB), který společnost Intel začala dodávat se svými nejnovějšími technologiemi FPGA Stratix 10 a diskutovala o použití v budoucích serverových produktech Xeon v poslední investiční den.

Renduchintala popsal budoucí svět, ve kterém by procesor mohl mít jádra CPU a GPU vyrobená na nejnovějších a nejhustějších procesech, s věcmi, jako jsou IO komponenty a komunikace, které nevyužívají tolik výhody ze zvýšené hustoty na dřívější proces a další věci na ještě starších uzlech. Všechny tyto matrice by byly spojeny pomocí tohoto můstku EMIB, který umožňuje rychlejší připojení než tradiční multibipové balíčky, ale je nižší ve srovnání s použitím silikonového interposeru.

Pokud se všechny tyto věci projeví, celý rámec nových procesorů se může změnit. Od získání nového procesoru vyrobeného zcela na novém procesu každých pár let, můžeme směřovat k svět to zahrnuje mnohem pozvolnější změnu technologie procesu pouze v částech čipu. Tím se také otevírá možnost přidat do čipu mnoho dalších věcí, od integrace více IO komponenty, na různé druhy paměti. Z dlouhodobého hlediska by to mohlo signalizovat velké změny ve fungování čipů a systémů, které napájejí.

Michael J. Miller je hlavním informačním referentem v soukromé investiční společnosti Ziff Brothers Investments. Miller, který byl šéfredaktorem časopisu PC Magazine od roku 1991 do roku 2005, autoři tohoto blogu pro PCMag.com sdíleli své myšlenky na produkty související s PC. V tomto blogu nejsou nabízeny žádné investiční rady. Všechny povinnosti jsou vyloučeny. Miller pracuje samostatně pro soukromou investiční společnost, která může kdykoli investovat do společností, jejichž produkty jsou popsány v tomto blogu, a nebudou zveřejněny žádné transakce s cennými papíry.