Video: 7nm FINFET Layout (Listopad 2024)
Zatímco prodejci čipů obecně nezavádějí nové čipy na výroční mezinárodní konferenci pevných obvodů (ISSCC), často uvádějí více podrobností o vnitřním fungování již ohlášených produktů. Zde jsou některé věci, které mi připadají zajímavé na přehlídce tohoto týdne.
Architektura serveru Ivytown od společnosti Intel
Intel diskutoval o nejnovější verzi své rodiny procesorů Xeon E7, čipu s až 15 jádry a 30 vlákny, známého jako Ivytown. Je založen na architektuře Ivy Bridge EP používaném v Xeon E5 2600 V2. Procesor je postaven pomocí 22nm procesní technologie Intel s tranzistory Tri-Gate (ploutve jsou vysoké 34nm a široké 8nm) a nahradí stávající Xeon E7 na bázi Westmere EX. Pro srovnání, současný Xeon E7, který je vyráběn na 32nm planárním HKMG procesoru, má 10 jader a 20 vláken a má 30 MB vyrovnávací paměti L3 ve srovnání s 37, 5 MB ve verzi Ivytown.
Jednou z nejzajímavějších vlastností této nové řady procesorů je její modulární architektura. Půdorys se skládá ze tří sloupců po pěti jádrech, každý s vlastním řezem mezipaměti L3, vestavěnou kruhovou sběrnicí a vyhrazeným IO v horní a dolní části sloupců (QPI odkazy v horní části a řadič paměti ve spodní části). Společnost Intel plánuje vytvoření 10jádrové verze odstraněním pravého sloupce; a vytvořit 6jádrovou verzi dalším odstraněním dvou řádků.
15jádrová verze má 4, 31 miliardy tranzistorů - což Intel říká, že je pro každý mikroprocesor nejvíce - a měří 541 čtverečních milimetrů. Verze s 10 jádry má 2, 89 miliardy tranzistorů a měří 341 čtverečních milimetrů. 6jádrová varianta má 1, 86 miliardy tranzistorů a měří 257 čtverečních milimetrů. Provozní frekvence se pohybují od 1, 4 GHz do 3, 8 GHz s TDP v rozmezí od 40 W do 150 W.
Dalším zajímavým aspektem Ivytown je architektura vyrovnávací paměti. Stejná matrice podporuje standardní čtyřkanálovou DDR3 paměť běžící rychlostí až 1867 MT / sa nové čtyřkanálové rozhraní s jednostranným napěťovým režimem (VMSE) pro vyrovnávací paměť rozšíření paměti, která běží na 2667 MT / s. Celkově může podporovat až 12 TB paměti na 8-soketovém serveru - třikrát kapacitu paměti Westmere EX. 15jádrová verze bude k dispozici ve dvou různých balíčcích: jeden, který je kompatibilní s existující Romley platformou (Socket-R) pro snadné aktualizace, a druhý, který umožňuje novou platformu pomocí paměťových vyrovnávacích pamětí.
Další podrobnosti o Haswell
Intel také uvedl řadu podrobností o architektuře Haswell, používané v současné rodině Core. To také používá 22nm tranzistory Tri-Gate. Společnost Intel uvedla, že Haswell integruje několik nových technologií, včetně plně integrovaného regulátoru napětí nebo FIVR (konsolidace platformy z pěti regulátorů napětí na jeden), vestavěné mezipaměti DRAM pro lepší grafický výkon, stavů s nižším výkonem, optimalizovaných instrukcí IO, instrukcí AVX2 a širší celé číslo SIMD.
Existují tři základní varianty Haswell: Zaprvé, existuje čtyřjádr, který komunikuje se samostatným PCH (Platform Controller Hub) s rychlejší grafikou (dvě až čtyři jádra). Za druhé, existuje ultrabooková platforma, která kombinuje dvoujádrový Haswell s PCH v jediném multi-čipovém balíčku. Procesor podporuje stavy s menším výkonem, PCH je upraven pro nižší výkon a dva komunikují po sběrnici s nízkým výkonem, což vše snižuje pohotovostní výkon o 95 procent. Nakonec je ve stejném balíčku verze s grafikou Iris Pro a 128 MB mezipaměti eDRAM. Balíčky s více čipy používají IO v balíčku, který poskytuje velkou šířku pásma při nízkém výkonu mezi CPU a PCH a eDRAM.
V závislosti na počtu procesorových jader a grafice (GT2 nebo GT3) má Haswell od 960 milionů do 1, 7 miliardy tranzistorů a matrice měří 130 až 260 čtverečních milimetrů. Je navržen pro provoz při 0, 7 až 1, 1 V při širokém frekvenčním rozsahu od 1, 1 do 3, 8 GHz.
128GB eDRAM matrice měří 77 čtverečních milimetrů a poskytuje maximální šířku pásma 102 GB / s. Intel uvedl, že ve srovnání se stejným systémem bez eDRAM poskytuje další mezipaměť zvýšení výkonu až o 75 procent, i když celkový výkon se zvyšuje o 30 až 40 procent.
Steamroller AMM poháněl Kaveri
AMD, která má tendenci přidávat více grafiky k tomu, co nazývá své akcelerované procesní jednotky (APU nebo procesory kombinující CPU a grafiku), se zaměřila na své nové jádro CPU, známé jako Steamroller, které se používá v nové řadě procesorů společnosti Kaveri. Jádro Steamrolleru, vyrobené v procesu CMOS 28nm, má 236 milionů tranzistorů na ploše 29, 47 čtverečních milimetrů. To zahrnuje dvě celočíselná jádra, dvě jednotky dekódování instrukcí a několik sdílených prvků, včetně načtení instrukce, jednotky s pohyblivou řádovou čárkou a 2 MB vyrovnávací paměti L2. AMD obvykle používá jeden z těchto modulů Steamroller ve svých „dvoujádrových“ čipech (odrážející 2 celá čísla); a dva ve svých „čtyřjádrových“ čipech.
Ve srovnání s dřívějším jádrem Piledriveru, které bylo vyrobeno na 32nm procesu SOI, Steamroller přidává druhou dekódovací jednotku instrukcí, větší sdílenou instrukční mezipaměť 96 kB a další vylepšení. AMD uvedl, že to vedlo až o 14, 5 procenta více instrukcí za cyklus, což znamená lepší výkon o 9 procent v aplikacích s jedním vláknem a o 18 procent lepší výkon v aplikacích s dvěma vlákny. Může také běžet při 500 MHz vyšší frekvenci při stejném výkonu nebo poskytovat přibližně stejný výkon s 38% snížením výkonu. Jádro Steamroller je navrženo pro provoz v rozsahu 0, 7 až 1, 45 V.
Mobilní procesory od MediaTek, Renesas a Qualcomm
Řada společností prezentovala své procesory založené na ARM.
MediaTek hovořil o svém 28nm heterogenním vícejádrovém procesoru (HMP) s čtyřjádrovým procesorem a duálním GPU. Čip MediaTek má dvě jádra Cortex A15, běžící na 1, 8 GHz, a dvě jádra Cortex A7, běžící na 1, 4 GHz, v kombinaci s dvoujádrovým grafickým procesorem Imagination G6200 400MHz. Má také hardwarový video kodek s vysokým rozlišením HD a procesor obrazových senzorů s rozlišením 13 megapixelů.
MediaTek také hovořil o technologii PTP (Performance, Thermal a Power), která monitoruje čip a řídí napájení. V tomto případě společnost uvedla, že PTP umožňuje buď zvýšení rychlosti hodin o 23 procent nebo až 41 procent úspory energie.
Tento čip používá skutečné zpracování HMP společnosti ARM, což znamená, že v závislosti na pracovní zátěži může být spuštěna jakákoli kombinace velkých a malých jader od jednoho do čtyř. MediaTek uvedl, že použitím pravého HMP může čip poskytnout o 33 až 51 procent lepší výkon při velkém zatížení nebo 2 až 5krát lepší energetickou účinnost při nízkém pracovním zatížení, zatímco adaptivní řízení teploty přináší další zvýšení výkonu o 10 procent.
Společnost Renesas představila „navrhovaný“ 28nm osmijádrový heterogenní procesor HPM určený pro mobilní zařízení a informační systémy pro automobily. Čip používá čtyři jádra Cortex A15 2GHz a čtyři jádra Cortex A7 1 GHz. Je schopen provozovat všech 8 jader současně pro dosažení nejvyššího výkonu, ale také používá heterogenní architekturu a techniky řízení spotřeby k optimalizaci výkonu pro určité pracovní zátěže nebo výkonové obálky.
Společnost Qualcomm popsala svůj digitální signálový procesor Hexagon, který se používá v mobilních SoC pro různé multimediální a modemové aplikace. Aktuální verze se vyrábí ve 28mm HKMG procesu hromadného CMOS. Tato konstrukce se zaměřuje na vysoké pokyny za hodinu, na rozdíl od vysokých provozních frekvencí.
Na straně serveru ARM Applied Micro hovořil o 64bitovém procesoru ARMv8 první generace společnosti, který byl poprvé oznámen na nedávném summitu Open Compute. Toto je založeno na procesoru „Potenza“ (PMD), který zahrnuje dvě jádra sdílející 256 kB mezipaměti L2. Potenza je vyrobena ve 40nm CMOS a každý PMD obsahuje 84 milionů tranzistorů a používá 14, 8 čtverečních milimetrů zemřít. Může pracovat až do 3GHz při 0, 9 voltech, ale při běžném pracovním zatížení je průměrná 4, 5 W. Platforma serveru X-Gene 3 zahrnuje čtyři PMD (osm jader), sdílenou 8 MB mezipaměti L3 a čtyři paměťové kanály DRAM kolem centrálního přepínače. Integruje také 10GB Ethernet, SATA 2/3, PCIe Gen. 3 a USB 3.0.
Nová generace technologie čipových procesů
Proběhlo také několik prezentací o další generaci technologie čipových procesů, protože téměř všichni hlavní výrobci čipů plánují přechod na výrobu 3D nebo FinFET na uzlu 14 nebo 16nm (po Intelu, který již dodává 22nm čipy) s takovou technologií).
Samsung hovořil o svém nadcházejícím 14nmovém procesu FinFET a ukázal 128Mb 6T SRAM pole a testovací čip. Společnost Samsung uvedla, že FinFET jsou dobrým řešením pro mobilní SoC s nízkým výkonem, protože poskytují dobré škálování, vysoký proud a nízký únik a mají dobrou kontrolu krátkých kanálů.
To také představuje určité výzvy pro SRAM, protože napájecí napětí SRAM nebylo upraveno. SRAM nyní zabírá 20-30 procent zemřecí plochy SoC, ale využívá asi 40-50 procent energie. Pro řešení těchto problémů společnost Samsung navrhla některé nové techniky pro provoz SRAM pomocí tranzistorů FinFET při nižším napájecím napětí.
TSMC řešil podobné problémy a předváděl svůj 16nm 128 MB SRAM čip. TSMC uvedla, že FinFET se staly hlavní technologií pro výrobu nad 20nm, ale řekl, že velikost šířky a délky kanálu u FinFET je výzvou pro škálování konvenčních 6T-SRAM a napájecího napětí. TSMC navrhla dvě techniky asistence při zápisu, aby tyto problémy překonala.
Jedná se o poměrně technické problémy, ale pokud máme v budoucnu získat čipy hustší a energeticky účinnější, je jejich řešení zásadní.
