Co dál pro serverové čipy?

Na týdenní konferenci Hot Chips byly nejzajímavější oznámení o špičkových procesorech. Jsou navrženy pro velké unixové systémy, ale ukazují, kolik energie mohou dnešní špičkové čipy dodat. Nejedná se o druhy systémů, které většina z nás provozuje v našich firemních serverových regálech nebo které vidíte ve velkém měřítku datových center, ale jsou to ty, které provozují kritické aplikace ve velkých podnicích, nebo možná ve vysokých výpočetní situace výkonu.

Každý rok Hot Chips je místem, kde se tyto žetony podrobně seznamují. V loňském roce jsme viděli IBM Power 7+ a zNext, Fujitsu SPARC64 X a Oracle SPARC T5, a letos jsme se dozvěděli více podrobností o řadě z, Oracle SPARC M6, jakož i nástupcích v řadě IBM Power a Fujitsu SPARC X.

Nejzajímavější z nich byla IBM Power8, která bude mít 12 jader, z nichž každé bude schopno běžet až osm vláken, s 512 kB vyrovnávací paměti SRAM úrovně 2 na jádro (celkem 6 MB L2) a 96 MB sdíleného integrovaného DRAM jako vyrovnávací paměť úrovně 3. To, co dělá systém tak neobvyklým, je částečně nový paměťový vyrovnávací čip s názvem Centaur, který obsahuje 16 MB zabudovaného DRAM v mezipaměti L4 a paměťový řadič. Každý čip Power8 se může připojit k 8 z nich (celkem 96 MB integrovaného DRAM L4 mimo čip). Každý Centaur má také čtyři vysokorychlostní DDR porty pro celkovou kapacitu paměti 1 TB na soket.

Power8 bude velký čip na 650 mm ² čipu, vyrobený na 22nm procesu IBM SOI. (To samo o sobě je pozoruhodné, protože IBM může být jedinou společností, která tento proces komercializuje.) Ve srovnání s předchozí generací Power 7+, která byla vyrobena na 32nm SOI procesu, by Power8 měla mít více než dvojnásobek šířky pásma paměti při 230 GB / s. IBM říká, že každé jádro by mělo mít 1, 6krát vyšší výkon než Power7 u jednozávitových aplikací a dvojnásobný výkon SMT (symetrický vícevláknový).

IBM se přesunula z proprietárního rozhraní na podporu PCIe Gen 3 s vlastním procesorovým rozhraním Coherence Attach Processor Interface (CAPI), což umožňuje akcelerátorům, jako jsou FPGA (plně programovatelná hradlová pole, používaná pro urychlení specifických aplikací), mít úplnou soudržnost hardwarové mezipaměti. A řekl, že bude licencovat jádra jako součást nedávno oznámeného Open Power Consortium.

Společnost uvedla, že její tradiční zákazníci pro Power Systems jsou banky, finanční zákazníci a velcí maloobchodníci, ale hovořili o práci na rozšíření využití o velká data a analytiku. IBM dosud neoznámila dostupnost produktu, ale v přednášce uvedla, že má „laboratoř plnou systémů“.

IBM také uvedla více podrobností o subsystému procesorů zEC12, který byl minulý rok zobrazen jako „zNext“. Systémová architektura, která je navržena pro použití v sálových počítačích řady z, obsahuje až šest čipů centrálních procesorů (CP), připojených k systémovému řadiči (SC), všechny kombinované na vícečipovém modulu pro vytvoření jednoho uzlu pro Systém. (Každý systém může mít více uzlů.) Každý CP má šest jader 5, 5 GHz, každá s vlastní mezipamětí L1 a L2, a 48 MB sdílené mezipaměti eDRAM L3 pro celkem 2, 75 miliardy tranzistorů na matrici, která měří 598 mm ², vyrobená na 32 nm SOI. SC má 192 MB sdíleného L4 eDRAM plus rozhraní pro šest CP, a používá 3, 3 miliardy tranzistorů na matrici, která měří 526 mm ², také produkovaných na 32nm SOI.

Společnost uvedla, že tento čip je optimalizován pro vysoce virtualizovaná prostředí, velká pracovní zatížení jednoho obrázku a vysoké sdílení dat mezi procesory. IBM uvedla, že sálové počítače zůstávají srdcem většiny systémů ATM, kreditních karet a velkých obchodů s potravinami.

U unixových systémů se Power obvykle postaví proti Itanium Intel, který nebyl na letošní výstavě zastoupen, a proti návrhům založeným na SPARC od Oracle (založených na akvizici Sunem) a Fujitsu.

Společnost Oracle si prohlédla svůj SPARC M6, který používá stejné jádro S3 jako předchozí M5, což byl šestijádrový / 48-vláknový design s až 32 sokety, ale měl by se škálovat až do větších návrhů. M6 bude mít 12 jader / 96 vláken s 48 MB vyrovnávací paměti L3 a je navržen tak, aby škáloval až 96 soketů pomocí čipu nazývaného Bixby, který funguje jako můstkový čip, aby lépe umožnil koherenci paměti mezi více sokety. (Pro „bezlepkové“ škálování může škálovat až osm soketů bez speciální lodi.) Například současný systém M5-32 zahrnuje 32 procesorů SPARC M5 a 12 čipů Bixby. M6, který má 4, 27 miliardy tranzistorů, bude rovněž vyráběn na relativně standardním 28nm procesu CMOS.

Společnost Oracle uvedla, že model M6 byl vyladěn pro software společnosti Oracle, včetně základního softwaru a zásobníku databáze, stejně jako databází a aplikací v paměti.

Fujitsu předvedl svůj SPARC64X +, jeho nástupce SPARC64 X. I to se nezdá být velkou změnou; stejně jako jeho předchůdce má 16 jader se dvěma vlákny, a 24 MB sdílené mezipaměti úrovně 2, a má asi tři miliardy tranzistorů na matrici měřící asi 600 mm2. Ale nabízí vyšší výkon, až 3, 5 GHz, a mnohem vyšší špičkový výkon, s tím, že Fujitsu požaduje 448 gigaflops a 102 GBps propustnosti paměti. Měří až 64 soketů pomocí stavebních bloků čtyř procesorů a dvou čipů příčky (které nazývá XB). Každá zásuvka může podporovat až 1 TB paměti DRAM. Jednou velkou změnou je, že propojení mezi čipy jsou nyní mnohem rychlejší.

Fujitsu také vyzval, co to popisovalo jako "software na čipu" motory určené k urychlení konkrétních aplikací, včetně šifrování, knihovny desetinných čísel a zpracování databáze.

Jak Fujitsu, tak Sun hovořili o letech zkušeností, které měli při navrhování čipů SPARC, a zavázali se, že přijdou další vylepšení.

Všechny tyto procesory jsou zaměřeny na relativně malé části trhu se servery. Ale přemýšlejte o základní technologii: podpora 64 nebo 96 soketů, s terabyte paměti na soket, s věcmi, jako je zabudovaná DRAM, rychlejší propojení a lepší soudržnost. Je to všechno úžasné a neuvěřitelně silné.